Carte MCU ARM STM32

Le développement de cartes de contrôle de produits industriels YCTECH comprend la conception de logiciels de cartes de contrôle industrielles, la mise à niveau de logiciels, la conception de diagrammes schématiques, la conception de PCB, la production de PCB et le traitement de PCBA situés sur la côte est de la Chine. Notre société conçoit, développe et fabrique la carte MCU ARM STM32. Noyau : processeur Cortex-M3 ARM32 bits, la fréquence de fonctionnement la plus élevée est de 72 MHz, 1,25 DMIPS/MHz. Multiplication à cycle unique et division matérielle.

Mémoire : mémoire Flash intégrée de 32 à 512 Ko sur puce. 6 à 64 Ko de mémoire SRAM.

Horloge, réinitialisation et gestion de l'alimentation : alimentation 2,0-3,6 V et tension de commande pour l'interface d'E/S. Réinitialisation à la mise sous tension (POR), réinitialisation à la mise hors tension (PDR) et détecteur de tension programmable (PVD). Oscillateur à cristal 4-16 MHz. Circuit oscillateur RC 8 MHz intégré ajusté avant l'usine. Circuit oscillateur RC interne 40 kHz. PLL pour l'horloge du processeur. Cristal 32 kHz avec étalonnage pour RTC.

Faible consommation d'énergie : 3 modes de faible consommation d'énergie : veille, arrêt, mode veille. VBAT pour alimenter le RTC et les registres de sauvegarde.

Mode débogage : débogage série (SWD) et interface JTAG.

DMA : contrôleur DMA 12 canaux. Périphériques pris en charge : minuteries, ADC, DAC, SPI, IIC et UART.

Trois convertisseurs A/N 12 bits de niveau us (16 canaux) : Plage de mesure A/N : 0-3,6 V. Double capacité d'échantillonnage et de maintien. Un capteur de température est intégré sur la puce.

Convertisseur N/A 12 bits à 2 canaux : exclusif STM32F103xC, STM32F103xD, STM32F103xE.

Jusqu'à 112 ports d'E/S rapides : selon le modèle, il existe 26, 37, 51, 80 et 112 ports d'E/S, qui peuvent tous être mappés à 16 vecteurs d'interruption externes. Toutes sauf les entrées analogiques peuvent accepter des entrées jusqu'à 5V.

Jusqu'à 11 temporisateurs : 4 temporisateurs 16 bits, chacun avec 4 IC/OC/PWM ou compteurs d'impulsions. Deux temporisateurs de contrôle avancés 16 bits à 6 canaux : jusqu'à 6 canaux peuvent être utilisés pour la sortie PWM. 2 temporisateurs de chien de garde (chien de garde indépendant et chien de garde de fenêtre). Temporisateur Systick : compteur à rebours 24 bits. Deux temporisateurs de base 16 bits sont utilisés pour piloter le DAC.

Jusqu'à 13 interfaces de communication : 2 interfaces IIC (SMBus/PMBus). 5 interfaces USART (interface ISO7816, compatible LIN, IrDA, contrôle de débogage). 3 interfaces SPI (18 Mbit/s), dont deux multiplexées avec IIS. Interface CAN (2.0B). Interface USB 2.0 pleine vitesse. Interface SDIO.

Package ECOPACK : Les microcontrôleurs de la série STM32F103xx adoptent le package ECOPACK.

effet système

1. Noyau ARM Cortex-M3 intégré avec mémoire Flash et SRAM intégrée. Comparé aux appareils 8/16 bits, le processeur RISC ARM Cortex-M3 32 bits offre une efficacité de code supérieure. Les microcontrôleurs STM32F103xx ont un cœur ARM intégré, ils sont donc compatibles avec tous les outils et logiciels ARM.

2. Mémoire Flash intégrée et mémoire RAM : Flash intégré jusqu'à 512 Ko, qui peut être utilisé pour stocker des programmes et des données. Jusqu'à 64 Ko de SRAM intégrée peuvent être lus et écrits à la vitesse d'horloge du processeur (pas d'états d'attente).

3. Mémoire statique variable (FSMC) : FSMC est intégré dans STM32F103xC, STM32F103xD, STM32F103xE, avec 4 sélections de puces et prend en charge quatre modes : Flash, RAM, PSRAM, NOR et NAND. 3 lignes d'interruption FSMC sont connectées à NVIC après OU. Il n'y a pas de FIFO en lecture/écriture, sauf pour PCCARD, les codes sont exécutés à partir de la mémoire externe, le démarrage n'est pas pris en charge et la fréquence cible est égale à SYSCLK/2, donc lorsque l'horloge système est à 72 MHz, l'accès externe est effectué à 36 MHz.

4. Nested Vectored Interrupt Controller (NVIC): Il peut gérer 43 canaux d'interruption masquables (à l'exclusion des 16 lignes d'interruption de Cortex-M3), fournissant 16 priorités d'interruption. Le NVIC étroitement couplé permet d'obtenir une latence de traitement des interruptions plus faible, transfère directement l'adresse de la table vectorielle d'entrée d'interruption au noyau, l'interface du noyau NVIC étroitement couplée, permet de traiter les interruptions à l'avance, gère les interruptions de priorité plus élevée qui arrivent plus tard et prend en charge la chaîne de queue, enregistre automatiquement l'état du processeur, et l'entrée d'interruption est automatiquement restaurée lorsque l'interruption se termine, sans intervention d'instruction.

5. Contrôleur d'interruption/d'événement externe (EXTI) : Le contrôleur d'interruption/d'événement externe se compose de 19 lignes de détection de front pour générer des requêtes d'interruption/d'événement. Chaque ligne peut être configurée individuellement pour sélectionner l'événement déclencheur (front montant, front descendant ou les deux) et peut être masquée individuellement. Il existe un registre en attente pour maintenir l'état des demandes d'interruption. EXTI est capable de détecter quand une impulsion sur la ligne externe est plus longue que la période de l'horloge interne APB2. Jusqu'à 112 GPIO sont connectés à 16 lignes d'interruption externes.

6. Horloge et démarrage : il est toujours nécessaire de sélectionner l'horloge système au démarrage, mais l'oscillateur à cristal interne de 8 MHz est sélectionné comme horloge du processeur lors de la réinitialisation. Une horloge externe 4-16 MHz peut être sélectionnée et sera surveillée pour réussir. Pendant ce temps, le contrôleur est désactivé et la gestion des interruptions logicielles est ensuite désactivée. En même temps, la gestion des interruptions de l'horloge PLL est entièrement disponible si nécessaire (par exemple en cas de panne d'un oscillateur à cristal utilisé indirectement). Plusieurs pré-comparateurs peuvent être utilisés pour configurer la fréquence AHB, y compris l'APB haute vitesse (PB2) et l'APB basse vitesse (APB1). La fréquence la plus élevée de l'APB haute vitesse est de 72 MHz et la fréquence la plus élevée de l'APB basse vitesse est de 36 MHz.

7. Mode d'amorçage : Au démarrage, la broche d'amorçage est utilisée pour sélectionner l'une des trois options d'amorçage : importation depuis la mémoire Flash utilisateur, importation depuis la mémoire système et importation depuis la SRAM. Le programme d'importation de démarrage est situé dans la mémoire système et est utilisé pour reprogrammer la mémoire Flash via USART1.

8. Schéma d'alimentation : VDD, la plage de tension est de 2,0 V à 3,6 V, l'alimentation externe est fournie via la broche VDD, qui est utilisée pour les E/S et le régulateur de tension interne. VSSA et VDDA, la plage de tension est de 2,0 à 3,6 V, entrée de tension analogique externe pour ADC, module de réinitialisation, RC et PLL, dans la plage de VDD (ADC est limité à 2,4 V), VSSA et VDDA doivent être connectés à VSS en conséquence et VDD. VBAT, la plage de tension est de 1,8 à 3,6 V, lorsque VDD est invalide, il alimente le RTC, l'oscillateur à cristal externe de 32 KHz et les registres de sauvegarde (réalisés par la commutation de puissance).

9. Gestion de l'alimentation : l'appareil dispose d'un circuit complet de réinitialisation à la mise sous tension (POR) et de réinitialisation à l'arrêt (PDR). Ce circuit est toujours efficace pour garantir que certaines opérations nécessaires sont effectuées lors du démarrage de 2V ou de la chute à 2V. Lorsque VDD est inférieur à une limite inférieure spécifique VPOR/PDR, l'appareil peut également rester en mode de réinitialisation sans circuit de réinitialisation externe. L'appareil comporte un détecteur de tension programmable intégré (PVD). Le PVD est utilisé pour détecter le VDD et le comparer à la limite VPVD. Une interruption est générée lorsque VDD est inférieur à VPVD ou VDD est supérieur à VPVD. La routine de service d'interruption peut générer un message d'avertissement ou placer le MCU dans un état sûr. PVD est activé par logiciel.

10. Régulation de tension : Le régulateur de tension dispose de 3 modes de fonctionnement : principal (MR), faible consommation d'énergie (LPR) et mise hors tension. MR est utilisé en mode de régulation (mode de fonctionnement) au sens traditionnel, LPR est utilisé en mode d'arrêt et la mise hors tension est utilisée en mode veille : la sortie du régulateur de tension est à haute impédance, le circuit central est mis hors tension, y compris zéro consommation (le contenu des registres et de la SRAM ne sera pas perdu).

11. Mode de faible consommation d'énergie : STM32F103xx prend en charge 3 modes de faible consommation d'énergie, afin d'obtenir le meilleur équilibre entre faible consommation d'énergie, temps de démarrage court et sources de réveil disponibles. Mode veille : seul le CPU s'arrête de fonctionner, tous les périphériques continuent de fonctionner, réveille le CPU lorsqu'une interruption/un événement se produit ; mode stop : permet de maintenir le contenu de la SRAM et des registres avec une consommation d'énergie minimale. Les horloges dans la région de 1,8 V sont toutes arrêtées, les oscillateurs PLL, HSI et HSE RC sont désactivés et le régulateur de tension est placé en mode normal ou basse consommation. L'appareil peut être réveillé du mode d'arrêt via une ligne d'interruption externe. La source d'interruption externe peut être l'une des 16 lignes d'interruption externes, une sortie PVD ou un avertissement TRC. Mode veille : à la recherche de la moindre consommation d'énergie, le régulateur de tension interne est éteint, de sorte que la zone 1,8 V est éteinte. Les oscillateurs PLL, HSI et HSE RC sont également désactivés. Après être entré en mode veille, en plus des registres de sauvegarde et des circuits de veille, le contenu de la SRAM et des registres est également perdu. L'appareil quitte le mode veille lorsqu'une réinitialisation externe (broche NRST), une réinitialisation IWDG, un front montant sur la broche WKUP ou un avertissement TRC se produit. Lors de l'entrée en mode d'arrêt ou en mode veille, TRC, IWDG et les sources d'horloge associées ne seront pas arrêtées.